Simulation avec LTspice IV

Modulation de fréquence (FM)
Démodulation de fréquence avec une boucle à verrouillage de phase (PLL)

1. Transmission d'un signal modulant sinusoïdal

1.1. Le schéma





1.1.1. Modulation de fréquence
 
Edit -> Component : voltage (source de tension)
Value : SINE(0 5mV 100)

Le modulant (signal_in) est donc un sinus d'amplitude 5 mV et de fréquence f_m = 100 Hz.

Edit -> Component : modulate
Value : mark=200k space=100k

1 V donne 200 kHz (mark)
0 V donne 100 kHz (space)
5 mV donne 100,5 kHz
-5 mV donne 99,5 kHz

La fréquence de la porteuse (sinusoïdale et d'amplitude ± 1 V) est donc : f_p = 100 kHz.

L'indice de modulation est : m = 500 Hz / 100 Hz = 5 (500 %).



1.1.2. Démodulation de fréquence avec une PLL

Le signal modulé en fréquence (signal_FM) est appliqué à l'entrée d'une PLL.

La boucle à verrouillage de phase (PLL : Phase Locked Loop) est un asservissement de phase.
La PLL est constituée de 3 éléments :

• un multiplieur (comparateur de phase)
• un filtre passe-bas (R1 et C1, constante de temps 0,1 ms)
• un oscillateur commandé en tension (VCO : Voltage Controlled Oscillator)

Le multiplieur est obtenu de la manière suivante :

Edit -> Component : bv (arbitrary behavioral voltage source)
Value : V=V(signal_FM)*V(VCO_out)

La tension VCO_in est l'image de la fréquence de la PLL.
Si la PLL est verrouillée, la fréquence de la PLL est asservie à la fréquence instantanée du signal modulé (signal_FM). En sortie (out), on récupère le signal démodulé.



1.2. Simulation

Simulate -> Edit Simulation Cmd :
Transient : Stop Time : 30 ms

On lance la simulation (Simulate -> Run).

Le signal démodulé (out) a bien la forme du signal original (signal_in) :

---

2. Transmission d'un signal modulant triangulaire

2.1. Le schéma

Edit -> Component : voltage (source de tension)
Value : PULSE(-5mV 5mV 0 5ms 5ms 1ns 10ms)

Le modulant (signal_in) est maintenant un signal triangulaire de fréquence f_m = 100 Hz.
L'indice de modulation est toujours m = 500 %.





2.2. Simulation

Le signal démodulé (out) a bien la forme du signal original (signal_in) :

---

Télécharger ces projets LTspice IV


(C) Fabrice Sincère ; Révision 1.1.3